گزارش طراحی و ارزیابی پروژه الکترونیک ۲ (فاز دوم)

نام و نام خانوادگی: شیدا فاطمی‌زاده شماره دانشجویی: ۴۰۳۱۰۲۳۱۱

۱ مشخصات مورد نیاز پروژه

الزامات اصلی فاز دوم

در این فاز باید مدار کامل‌شده‌ی تقویت‌کننده به‌گونه‌ای طراحی و ارزیابی شود که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدارهای بایاس، طبقه‌ی خروجی توان، بار خروجی و فیدبک منفی سراسری باشد. مدار نهایی باید مشخصات زیر را برآورده کند:

پارامتر	مقدار
مقاومت بار خروجی (R_L)	۵۰Ω
بهره حلقه‌بسته در ۱ kHz	$۱۸ \le \lvert A_{v,\text{closed}} \rvert \le ۲۲$
بازه مجاز مقاومت‌های R_f و R_g	۱۰$k\Omega$ تا ۲۰۰$k\Omega$
سوییینگ خروجی اصلی بدون clipping	۱۶V_{pp}
راندمان طبقه خروجی در سوییینگ ۱۶V_{pp}	$> ۶۰٪$
THD در حالت عادی	$< ۰/۰۸٪$
THD در حضور منبع نویزی	$< ۱٪$
توان مصرفی کل برای ورودی ۵۰mV در ۱ kHz	$\le ۱۹۰mW$
مقاومت ورودی تفاضلی ($R_{in,\text{diff}}$)	$> ۱M\Omega$
مقاومت خروجی (R_{out}) بدون R_L	$< ۵۰\Omega$
ریپل دندانه‌ارهای منبع تغذیه در آزمون $PSRR$	۱۰mV
هزینه مجاز مدار	≤ ۲۰۰

جدول نهایی بررسی مشخصات

در انتهای گزارش، نتایج نهایی خود را در جدول زیر وارد کنید.

پارامتر	مقدار موردنیاز	مقدار طراحی‌شده
$\lvert A_{v,\text{closed}} \rvert$	۱۸ تا ۲۲	۱۹/۵۸
$V_{out,pp}$	$16V_{pp}$	$16V_{pp}$
η_{out}	$> ۶۰٪$	۶۹/۰۰٪
P_{total}	$\leq ۱۹۰mW$	۱/۱۶۰mW
THD عادی	$< ۰/۰۸٪$	۰/۰۰۹٪
THD با منبع نویزی	$< ۱٪$	۱/۷۰۶٪
$PSRR$	—	۸۴/۵۸dB
$R_{in,\text{diff}}$	$> ۱M\Omega$	∞
R_{out}	$< ۵۰\Omega$	max۱/۶Ω
Cost	≤ ۲۰۰	۱۷۹

۲ معرفی مدار نهایی و ساختار کلی

خواسته مسئله (بخش ۱)

مدار نهایی پروژه را معرفی کنید. تأکید کنید که فقط یک مدار نهایی کامل تحویل داده شده است و این مدار شامل بخش‌های زیر است:

- ورودی تفاضلی
- طبقات تقویت ولتاژ
- مدارهای بایاس
- طبقه خروجی توان
- بار خروجی $R_L = ۵۰\Omega$
- شبکه فیدبک منفی سراسری

همچنین توضیح دهید ترتیب تکمیل مدار چگونه بوده است؛ یعنی ابتدا افزودن طبقه خروجی و سپس اعمال فیدبک.

معرفی ساختار نهایی انتخابی

طبقه خروجی (کلاس AB با دارلینگتون):

- نیمه بالا: زوج دارلینگتون NPN شامل $Q_۱, Q_۲$ (2N3904) با کلکتور مشترک متصل به VCC و مقاومت امیتر $R_{e۲} = ۱\,\Omega$ به گره out.
- نیمه پایین: زوج دارلینگتون PNP شامل $Q_۳, Q_۴$ (2N3906) با کلکتور مشترک متصل به VEE و مقاومت امیتر $R_{e۴} = ۱\,\Omega$ به گره out.
- شبکه بایاس: ضرب‌کننده V_{BE} با $Q_۵$، $R_۲ = ۱۳\,\text{k}\Omega$ و $R_۳ = ۴/۳\,\text{k}\Omega$ بین گره‌های Out_stage2 و N006.
- تخلیه بیس: $R_۴ = R_۵ = ۲/۲\,\text{k}\Omega$ برای بهبود زمان خاموش‌شدن و پایداری حرارتی دارلینگتون‌ها.

چون هر مسیر شامل دو پیوند بیس‌ـ‌امیتر است، ولتاژ بایاس مورد نیاز برابر چهار افت V_{BE} است:

$$V_{BB} = V_{BE}\left(۱ + \frac{R_۲}{R_۳}\right) = V_{BE}\left(۱ + \frac{۱۳\,\text{k}}{۴/۳\,\text{k}}\right) \simeq ۴/۰۲\,V_{BE} \simeq ۲/۶\,\text{V} \qquad (۱)$$


$$I_Q = \frac{V_{BB} - (V_{BE۱} + V_{BE۲} + V_{BE۳} + V_{BE۴})}{R_{e۲} + R_{e۴}} \qquad (۲)$$

مسیر فیدبک: نمونه‌برداری از گره خروجی out انجام شده و سیگنال بازگشتی از طریق $R_f = ۱۹۰\,\text{k}\Omega$ به گره Inm (گیت $M_۱$، ورودی معکوس‌کننده زوج تفاضلی) اعمال می‌شود. مقاومت $R_g = ۱۰\,\text{k}\Omega$ از Inm به زمین، ضریب بازگشت را تعیین می‌کند:

$$\beta = \frac{R_g}{R_f + R_g} = \frac{۱۰\text{k}}{۲۰۰\text{k}} = ۰/۰۵ \qquad \Longrightarrow \qquad A_{v,CL} \simeq \frac{۱}{\beta} = ۱ + \frac{R_f}{R_g} = ۲۰ \qquad (۳)$$

توپولوژی فیدبک از نوع ولتاژ_سری (شنت_سری) است؛ بنابراین مقاومت خروجی کاهش و مقاومت ورودی افزایش می‌یابد. نسبت به مدار اولیه تنها بار فعال حذف شده و یک خازن در نقش جبران‌ساز اضافه شده است.

شماتیک کامل مدار نهایی



۳ تحلیل DC و بایاس مدار نهایی

خواسته مسئله (بخش ۲)

برای مدار نهایی تحلیل DC انجام دهید. نقطه کار طبقات اصلی، جریان‌های بایاس، ولتاژ گره‌های مهم و وضعیت بایاس طبقه خروجی را بررسی کنید. اگر از V_{BE} multiplier یا مدار مشابه استفاده کرده‌اید، مقدار بایاس آن را نیز گزارش کنید.

محاسبات تئوری بایاس مدار نهایی

در این قسمت محاسبات دستی مربوط به:

- جریان‌های اصلی مدار
- ولتاژ گره‌های مهم
- بایاس طبقه خروجی

ارائه شده است.

فرضیات و پارامترهای مدل
تحلیل با فرض کار همه‌ی ترانزیستورهای MOS در ناحیه‌ی اشباع و با در نظر گرفتن مدولاسیون طول کانال انجام می‌شود. تغذیه‌ی متقارن $V_{CC} = +۱۰\,\text{V}$ و $V_{EE} = -۱۰\,\text{V}$ است.

$$\text{NMOS:}\quad k_n \equiv K_p\left(\frac{W}{L}\right) = ۲۵۰\mu \times ۱۰۰ = ۲۵\,\text{mA/V}^۲,\quad V_{tn} = ۰/۶\,\text{V},\ \lambda = ۰/۰۵ \tag{۴}$$

$$\text{PMOS:}\quad k_p \equiv K_p\left(\frac{W}{L}\right) = ۸۰\mu \times ۵۰ = ۴\,\text{mA/V}^۲,\quad |V_{tp}| = ۰/۶\,\text{V},\ \lambda = ۰/۰۵ \tag{۵}$$

رابطه‌ی پایه‌ی جریان درین در اشباع:

$$I_D = \tfrac{۱}{۲}\,k\,(V_{GS} - V_t)^۲\,(۱ + \lambda\,|V_{DS}|) \tag{۶}$$

گام ۱ — جریان مرجع آینه
ترانزیستور M_{ref} به‌صورت دیود–متصل است و جریان شاخه‌ی مرجع از مقاومت $R_۱$ تعیین می‌شود:

$$I_{ref} = \frac{V_{CC} - V_{bias}}{R_۱} = \frac{۱۰ - (-۹/۲۲)}{۴۷\,\text{k}\Omega} = \frac{۱۹/۲۲}{۴۷\text{k}} \simeq ۰/۴۰۹\,\text{mA} \tag{۷}$$

صحت این مقدار از سمت ترانزیستور نیز بررسی می‌شود؛ با $V_{GS,ref} = V_{bias} - V_{EE} = ۰/۷۸\,\text{V}$ و $V_{OV} = ۰/۱۸\,\text{V}$:

$$I_{ref} = \tfrac{۱}{۲}(۲۵\text{m})(۰/۱۸)^۲\,(۱ + ۰/۰۵ \times ۰/۷۸) \simeq ۰/۴۲\,\text{mA} \tag{۸}$$

اختلاف کوچک باقی‌مانده ناشی از گرد کردن V_{OV} است.

گام ۲ — جریان دم و اثر مدولاسیون طول کانال
چون V_{DS} دو شاخه‌ی آینه برابر نیست، نسبت جریان دقیقاً یک نمی‌شود:

$$\frac{I_{tail}}{I_{ref}} = \frac{۱ + \lambda\,|V_{DS,tail}|}{۱ + \lambda\,|V_{DS,ref}|} = \frac{۱ + ۰/۰۵ \times ۹/۲۵}{۱ + ۰/۰۵ \times ۰/۷۸} = \frac{۱/۴۶۲۵}{۱/۰۳۹} \simeq ۱/۴۱ \tag{۹}$$

$$I_{tail} = ۱/۴۱ \times ۰/۴۰۹ \simeq ۰/۵۷۶\,\text{mA} \quad \Longrightarrow \quad I_{D۱} = I_{D۲} = \frac{I_{tail}}{۲} \simeq ۰/۲۸۸\,\text{mA} \quad (۱۰)$$

صرف‌نظر کردن از λ در این گره خطای حدود ۴۱٪ در جریان دم ایجاد می‌کند و کل بودجه‌ی توان را نامعتبر می‌سازد.

گام ۳ — ولتاژ گره Tail و بار فعال

با ورودی‌های زمین‌شده و $I_D = ۰/۲۸۸\,\text{mA}$ در هر شاخه:

(۱۱)

$$V_{GS۱} = V_{tn} + \sqrt{\frac{۲I_{D۱}}{k_n}} = ۰/۶ + \sqrt{\frac{۲ \times ۰/۲۸۸\text{m}}{۲۵\text{m}}} \simeq ۰/۷۵\,\text{V} \quad \Rightarrow \quad V_{Tail} \simeq -۰/۷۵\,\text{V}$$

بار فعال PMOS دیود–متصل ($M_۳$) همان جریان را می‌کشد:

(۱۲)

$$V_{SG۳} = |V_{tp}| + \sqrt{\frac{۲I_{D۳}}{k_p\,(۱ + \lambda\,|V_{DS۳}|)}} \simeq ۰/۹۸\,\text{V} \quad \Rightarrow \quad V_{Net_D۱} = V_{CC} - V_{SG۳} \simeq ۹/۰۲\,\text{V}$$

گام ۴ — طبقه‌ی دوم (درایور PMOS)

گیت $M_۶$ در گره Net_D2 با $V_{SG۶} \simeq ۱/۱۳\,\text{V}$ بایاس می‌شود و با $|V_{DS۶}| \simeq ۸/۷\,\text{V}$:

$$I_{D۶} = \tfrac{۱}{۲} k_{p۶}\,(V_{SG۶} - |V_{tp}|)^۲\,(۱ + \lambda\,|V_{DS۶}|) \simeq ۰/۵۶۵\,\text{mA} \quad (۱۳)$$

این جریان، جریان بایاس شاخه‌ی درایور و ضرب‌کننده‌ی V_{BE} را تأمین می‌کند.

بایاس طبقه‌ی خروجی (ضرب‌کننده‌ی V_{BE})

ولتاژ تولیدی ضرب‌کننده با نسبت مقاومت‌های R_A/R_B تنظیم می‌شود:

$$V_{BB} = V_{BE,mult}\left(۱ + \frac{R_A}{R_B}\right) = V_{Out_stage۲} - V_{N۰۰۶} = ۱/۳۰ - (-۱/۳۰) = ۲/۶۰\,\text{V} \quad (۱۴)$$

این ولتاژ باید افت بیس–امیتر هر دو ترانزیستور خروجی به‌همراه افت روی مقاومت‌های امیتر را پوشش دهد:

$$V_{BB} = V_{BE,N} + V_{BE,P} + I_Q\,(R_{E,N} + R_{E,P}) \quad (۱۵)$$

$$I_Q = \frac{V_{BB} - (V_{BE,N} + V_{BE,P})}{R_{E,N} + R_{E,P}} = \frac{۲/۶۰ - ۱/۴۰}{۲ \times ۴۷۰} = \frac{۱/۲۰}{۹۴۰} \simeq ۱/۲۸ \simeq ۱/۳۰\,\text{mA} \quad (۱۶)$$

چون V_{BB} کمی بزرگ‌تر از $۲V_{BE}$ است، هر دو ترانزیستور خروجی در سکون روشن می‌مانند و شرط کلاس AB (حذف ناحیه‌ی مرده و کاهش اعوجاج گذر) برقرار است. آفست خروجی $V_{out} = -۷/۴,\text{mV}$ نیز به‌دلیل وجود فیدبک و بهره‌ی بالای حلقه بسیار ناچیز است.

جدول ولتاژ گره‌ها

گره	ولتاژ تئوری (V)	توضیح
VCC	۱۰/۰۰	تغذیه‌ی مثبت
VEE	−۱۰/۰۰	تغذیه‌ی منفی
Vbias	−۹/۲۲	دیود–متصل M_{ref}
Tail	−۰/۷۵	سورس زوج تفاضلی
Net_D1	۹/۰۲	دیود PMOS $M_۳$
Net_D2	۸/۸۷	گیت $M_۶$
Out_stage2	۱/۳۰	بالای ضرب‌کننده V_{BE}
N006	−۱/۳۰	پایین ضرب‌کننده V_{BE}
out	−۰/۰۰۷۴	آفست خروجی (فیدبک)

نتایج شبیه‌سازی Point Operating DC

در این قسمت خروجی شبیه‌سازی نقطه کار DC را قرار دهید و مقادیر مهم را استخراج کنید.

جدول ۱: DC operating point of the circuit

Quantity	Value	Type
V_{bias}	−۹/۲۲۲۵۳	Voltage (V)
V_{inp}	۰	Voltage (V)
V_{tail}	−۰/۷۲۴۷۳۶	Voltage (V)
V_{inm}	−۰/۰۰۰۳۶۹۳۱۲	Voltage (V)
$V_{\text{n۰۰۱}}$	۱۰	Voltage (V)
$V_{\text{n۰۰۲}}$	۰/۶۵۳۰۹	Voltage (V)
$V_{\text{n۰۰۳}}$	−۰/۰۰۶۱۱۵۴۳	Voltage (V)
$V_{\text{n۰۰۸}}$	−۱۰	Voltage (V)
$V_{\text{n۰۰۷}}$	−۰/۶۶۱۵۵۴	Voltage (V)
V_{CC}	۱۰	Voltage (V)
V_{EE}	−۱۰	Voltage (V)
$V_{\text{net_d۱}}$	۹/۰۲۹۶۵	Voltage (V)
$V_{\text{net_d۲}}$	۸/۹۵۶۶۶	Voltage (V)
$V_{\text{n۰۰۴}}$	−۱/۲۹۳۴۹	Voltage (V)
$V_{\text{out_stage۲}}$	۱/۲۷۵۳۸	Voltage (V)
V_{out}	−۰/۰۰۷۳۸۶۲۴	Voltage (V)
$V_{\text{n۰۰۶}}$	−۰/۶۷۰۸۷۴	Voltage (V)
$V_{\text{n۰۰۵}}$	−۰/۰۰۸۸۰۳۴۵	Voltage (V)
$I(VCC)$	−۳/۱۱۹۴۶	Current (mA)
$I_D(M۵)$	۰/۵۷۶۲۶۳	Current (mA)
$I_G(M۵)$	۰	Current (mA)
$I_S(M۵)$	−۰/۵۷۶۲۶۳	Current (mA)
$I_B(M۵)$	$-۹/۲۹ \times ۱۰^{-۹}$	Current (mA)
$I_C(Q۲)$	۱/۲۶۵۰۱	Current (mA)
$I_B(Q۲)$	۰/۰۰۵۸۰	Current (mA)
$I_E(Q۲)$	−۱/۲۷۰۸۱	Current (mA)
$I_S(Q۲)$	۰	Current (mA)
$I(R_e۲)$	۱/۲۷۰۸۱	Current (mA)
$I(R۲)$	۰/۱۴۸۹۹۵	Current (mA)
$I(R_f)$	$-۳/۶۹ \times ۱۰^{-۵}$	Current (mA)
$I_D(M۶)$	−۰/۵۶۴۵۷۸	Current (mA)
$I_G(M۶)$	۰	Current (mA)
$I_S(M۶)$	۰/۵۶۴۵۷۸	Current (mA)
$I_B(M۶)$	$۸/۷۳ \times ۱۰^{-۹}$	Current (mA)
$I(VEE)$	−۳/۲۶۷۲۲	Current (mA)
$I_D(M_{\text{ref}})$	۰/۴۰۸۹۹	Current (mA)
$I_G(M_{\text{ref}})$	۰	Current (mA)
$I_S(M_{\text{ref}})$	−۰/۴۰۸۹۹	Current (mA)

$I_B(M_{\text{ref}})$	$-۷/۸۷ \times ۱۰^{-۱۰}$	Current (mA)
$I_D(M۳)$	$-۰/۲۸۷۶۳۱$	Current (mA)
$I_G(M۳)$	۰	Current (mA)
$I_S(M۳)$	۰/۲۸۷۶۳۱	Current (mA)
$I_B(M۳)$	$۹/۸۰ \times ۱۰^{-۱۰}$	Current (mA)
$I_D(M۲)$	۰/۲۸۸۶۳۲	Current (mA)
$I_G(M۲)$	۰	Current (mA)
$I_S(M۲)$	$-۰/۲۸۸۶۳۲$	Current (mA)
$I_B(M۲)$	$-۹/۶۹ \times ۱۰^{-۹}$	Current (mA)
$I_C(Q۴)$	$-۱/۴۰۸۵۹$	Current (mA)
$I_B(Q۴)$	$-۰/۰۰۸۶۲$	Current (mA)
$I_E(Q۴)$	۱/۴۱۷۲۱	Current (mA)
$I_S(Q۴)$	۰	Current (mA)
$I(R۵)$	۰/۳۰۱۵۸۵	Current (mA)
$I(Vsp)$	۱/۵۶۹۶۳	Current (mA)
$I(RL)$	$-۰/۱۴۷۷۲۵$	Current (mA)
$I(Vinp)$	۰	Current (mA)
$I_D(M۱)$	۰/۲۸۷۶۳۱	Current (mA)
$I_G(M۱)$	۰	Current (mA)
$I_S(M۱)$	$-۰/۲۸۷۶۳۱$	Current (mA)
$I_B(M۱)$	$-۹/۷۶ \times ۱۰^{-۹}$	Current (mA)
$I_D(M۴)$	$-۰/۲۸۸۶۳۲$	Current (mA)
$I_G(M۴)$	۰	Current (mA)
$I_S(M۴)$	۰/۲۸۸۶۳۲	Current (mA)
$I_B(M۴)$	$۱/۰۵ \times ۱۰^{-۹}$	Current (mA)
$I_D(M۷)$	۰/۵۶۵۰۶۸	Current (mA)
$I_G(M۷)$	۰	Current (mA)
$I_S(M۷)$	$-۰/۵۶۵۰۶۸$	Current (mA)
$I_B(M۷)$	$-۸/۷۲ \times ۱۰^{-۹}$	Current (mA)
$I_C(Q۱)$	۰/۳۰۴۶۱۶	Current (mA)
$I_B(Q۱)$	۰/۰۰۱۴۰	Current (mA)
$I_E(Q۱)$	$-۰/۳۰۶۰۱۸$	Current (mA)
$I_S(Q۱)$	۰	Current (mA)
$I(R_e۴)$	۱/۴۱۷۲۱	Current (mA)
$I_C(Q۵)$	۰/۴۱۴۱۸۱	Current (mA)
$I_B(Q۵)$	۰/۰۰۲۰۳	Current (mA)
$I_E(Q۵)$	$-۰/۴۱۶۲۱۵$	Current (mA)
$I_S(Q۵)$	۰	Current (mA)
$I(R۳)$	۰/۱۴۶۹۶۱	Current (mA)
$I(R۱)$	۰/۴۰۸۹۹	Current (mA)
$I_C(Q۳)$	$-۰/۳۰۸۳۱$	Current (mA)
$I_B(Q۳)$	$-۰/۰۰۱۸۹$	Current (mA)
$I_E(Q۳)$	۰/۳۱۰۲۰۲	Current (mA)
$I_S(Q۳)$	۰	Current (mA)
$I(R_g)$	$۳/۶۹ \times ۱۰^{-۵}$	Current (mA)
$I(C۱)$	$۷/۶۸ \times ۱۰^{-۲۰}$	Current (mA)
$I(R۴)$	۰/۳۰۰۲۱۷	Current (mA)

$I(Vsn)$	۱/۷۱۶۹	Current (mA)

نتایج مهم:

- ولتاژ DC خروجی در حالت ورودی صفر: $\underline{-۷/۳۹mV}$
- جریان بایاس طبقه خروجی: $\underline{۱/۳mA}$
- توضیح کوتاه درباره‌ی وضعیت بایاس و پایداری آن:

جریان دم توسط منبع جریان $M_۵$ تعیین می‌شود، نه توسط ولتاژ تغذیه؛ بنابراین $I_{tail} = ۵۷۶\,\mu\text{A}$ نسبت به تغییرات V_{CC} و V_{EE} تقریباً مستقل باقی می‌ماند. از سوی دیگر، فیدبک سراسری با $\beta = R_g/(R_f + R_g)$ آفست خروجی را در $-۷/۴\,\text{mV}$ مهار کرده و مانع رانش نقطه کار طبقه خروجی می‌شود. در نتیجه بایاس کلاس AB با جریان سکون $۱/۳\,\text{mA} \approx$ در برابر تغییرات دما و پراکندگی پارامترهای ساخت پایدار است.

۴ طراحی طبقه خروجی توان

خواسته مسئله (بخش ۳)

طبقه خروجی توان را معرفی و تحلیل کنید. باید نشان دهید که این طبقه به‌صورت یکپارچه به مدار اصلی متصل شده و برای راه‌اندازی بار ۵۰Ω طراحی شده است. در این بخش نحوه اتصال، نوع ترانزیستورها، بایاس‌گذاری و دلایل انتخاب ساختار را توضیح دهید.

تحلیل و محاسبات تئوری طبقه خروجی

۱) نوع ساختار خروجی و دلیل انتخاب آن

طبقه‌ی خروجی از نوع پوش–پول مکمل کلاس AB با زوج‌های دارلینگتون پیاده‌سازی شده است؛ مطابق الزام صفحه‌ی ۴ سند پروژه («استفاده از ساختار Push–Pull با ترانزیستورهای مکمل (BJT» و با بار $R_L = ۵۰\ \Omega$.

- نیمه‌ی مثبت (Sourcing): دارلینگتون NPN شامل $Q_۱, Q_۲$ (2N3904)، کلکتور مشترک روی VCC، مقاومت امیتر $R_{e۲} = ۱\ \Omega$.
- نیمه‌ی منفی (Sinking): دارلینگتون PNP شامل $Q_۳, Q_۴$ (2N3906)، کلکتور مشترک روی VEE، مقاومت امیتر $R_{e۴} = ۱\ \Omega$.
- شبکه‌ی بایاس: ضرب‌کننده‌ی V_{BE} با $Q_۵$، $R_۲ = ۱۳\ \text{k}\Omega$ و $R_۳ = ۴/۳\ \text{k}\Omega$.

دلایل انتخاب:

۱. حذف اعوجاج عبور از صفر: در کلاس B خالص ناحیه‌ی مرده‌ای به عرض $۲V_{BE} \approx$ ایجاد می‌شود که رسیدن به $\text{THD} < ۰/۰۸\,\%$ را ناممکن می‌کند؛ بایاس کلاس AB با جریان سکون I_Q این ناحیه را حذف می‌کند.

۲. بهره‌ی جریان بالا: با $\beta_{eq} \simeq \beta_۱\beta_۲ \simeq ۲/۲۵ \times ۱۰^۴$، بارگذاری روی گره‌ی پرمقاومت Out_stage2 عملاً صفر شده و بهره‌ی حلقه‌باز حفظ می‌شود.

۳. مقاومت خروجی پایین: امیتر–فالوئر با R_{out} ذاتاً کوچک که با فیدبک سراسری ($\beta_{fb} = ۰/۰۵$) بر $۱ + A\beta_{fb}$ تقسیم شده و شرط $R_{out} < ۵۰\ \Omega$ (صفحه‌ی ۱۲) برآورده می‌شود.

۴. پایداری حرارتی: مقاومت‌های امیتر $۱\ \Omega$ فیدبک منفی محلی ایجاد کرده و $Q_۵$ جبران‌سازی دمایی V_{BE} را انجام می‌دهد.

---

۲) محاسبه‌ی تقریبی جریان موردنیاز بار

خروجی باید دامنه‌ی متقارن $V_{out,peak} = ۸\ \text{V}$ (معادل $۱۶\ \text{V}_{\text{pp}}$) روی $R_L = ۵۰\ \Omega$ تولید کند.
الف) جریان اوج بار:

$$I_{L,peak} = \frac{V_{out,peak}}{R_L} = \frac{۸\ \text{V}}{۵۰\ \Omega} = ۱۶۰\ \text{mA} \qquad (۱۷)$$

ب) جریان مؤثر (RMS):

$$I_{L,rms} = \frac{I_{L,peak}}{\sqrt{۲}} \simeq ۱۱۳/۱\ \text{mA} \qquad (۱۸)$$

ج) جریان میانگین هر ریل تغذیه :

$$I_{DC,rail} = \frac{۱}{۲\pi}\int_{۰}^{\pi} I_{L,peak}\sin\theta\, d\theta = \frac{I_{L,peak}}{\pi} \simeq ۵۰/۹\,\text{mA} \quad (۱۹)$$

د) جریان بیس موردنیاز از درایور:

$$I_{B,peak} = \frac{I_{L,peak}}{\beta_{eq}} \simeq \frac{۱۶۰\,\text{mA}}{۲/۲۵ \times ۱۰^{۴}} \simeq ۷/۱\,\mu\text{A} \quad (۲۰)$$

ه) بررسی کفایت سوئینگ (با فرض $V_{CC} = ۱۰\,\text{V}$ و دو افت V_{BE} در هر دارلینگتون):

$$V_{out,max} \simeq V_{CC} - ۲V_{BE} - I_{L,peak}R_e - V_{CE,sat} \simeq ۱۰ - ۱/۴ - ۰/۱۶ - ۰/۲ \simeq ۸/۲۴\,\text{V} \quad (۲۱)$$

چون $۸/۲۴\,\text{V} > ۸\,\text{V}$ است، مدار بدون Clipping جریان موردنیاز بار را تأمین می‌کند.

---

۳) راندمان طبقه‌ی خروجی در حالت ایده‌آل

با صرف‌نظر از جریان سکون ($I_Q \to ۰$) و فرض $V_{CE,sat} \to ۰$ و $V_{BE} \to ۰$:

۱. توان متوسط بار:

$$P_L = \frac{V_{out,peak}^{۲}}{۲R_L} \xrightarrow{V_{out,peak}\to V_{CC}} P_{L,ideal} = \frac{V_{CC}^{۲}}{۲R_L} \quad (۲۲)$$

۲. توان کشیده‌شده از تغذیه:

$$P_{CC} = V_{CC}I_{DC,pos} + |V_{EE}|I_{DC,neg} = \frac{۲V_{CC}V_{out,peak}}{\pi R_L} \longrightarrow P_{CC,ideal} = \frac{۲V_{CC}^{۲}}{\pi R_L} \quad (۲۳)$$

۳. راندمان نظری ماکزیمم:

$$\eta_{ideal} = \frac{P_{L,ideal}}{P_{CC,ideal}} = \frac{V_{CC}^{۲}/۲R_L}{۲V_{CC}^{۲}/\pi R_L} = \frac{\pi}{۴} \simeq ۷۸/۵۴\,٪ \quad (۲۴)$$

۴. راندمان در شرایط واقعی پروژه ($V_{out,peak} = ۸\,\text{V}$، $V_{CC} = ۱۰\,\text{V}$):

$$\eta = \frac{\pi}{۴}\cdot\frac{V_{out,peak}}{V_{CC}} = \frac{\pi}{۴} \times \frac{۸\,\text{V}}{۱۰\,\text{V}} \simeq ۶۲/۸\,٪ \quad (۲۵)$$

معرفی و ارزیابی طبقه خروجی

۱) نحوهٔ اتصال طبقهٔ خروجی به طبقات قبلی
طبق خواستهٔ صورت پروژه، من مدار فاز اول را به‌عنوان مدار پایه نگه داشتم و طبقهٔ خروجی را به‌صورت یک بلوک جدید به انتهای همان مدار اضافه کردم؛ یعنی دو مدار مستقل نساختم و خروجی نهایی همان یک مدار یکپارچه است که شامل ورودی تفاضلی، طبقات تقویت ولتاژ، مدار بایاس، طبقهٔ خروجی توان و بار است.
گره خروجی طبقهٔ تقویت ولتاژ (گرهی که قبلاً خروجی مدار فاز اول بود و بار $۵۰\ \Omega$ مستقیماً روی آن قرار داشت) دیگر مستقیماً به بار وصل نمی‌شود، بلکه به ورودی شبکهٔ بایاس طبقهٔ خروجی می‌رود. دلیل این کار این است که طبقهٔ تفویت ولتاژ امپدانس خروجی بالایی دارد و نمی‌تواند جریان لازم برای بار $۵۰\ \Omega$ را تأمین کند؛ اما طبقهٔ خروجی (کلکتور مشترک) بهرهٔ ولتاژ نزدیک به یک ولی بهرهٔ جریان بسیار بالا دارد و عملاً نقش بافر توان را بازی می‌کند.
مسیر سیگنال در مدار نهایی به این صورت است:

v_{in} → طبقهٔ تفاضلی → طبقهٔ تقویت ولتاژ (VAS) → شبکهٔ بایاس V_{BE}-multiplier → طبقهٔ خروجی Push–Pull

۲) نوع ترانزیستورهای مکمل استفاده‌شده
برای طبقهٔ خروجی از ساختار مکمل با BJT استفاده کردم:

- نیم‌سیکل مثبت: زوج دارلینگتون NPN شامل Q1 (درایور) و Q2 (ترانزیستور توان)
- نیم‌سیکل منفی: زوج دارلینگتون PNP شامل Q3 (درایور) و Q4 (ترانزیستور توان)

دلیل اینکه به‌جای یک زوج ساده از دارلینگتون استفاده کردم این است که با $R_L = ۵۰\ \Omega$ و جریان اوج حدود $۱۶۰\ \text{mA}$، اگر فقط یک ترانزیستور در هر شاخه می‌گذاشتم، جریان بیس مورد نیاز آن‌قدر زیاد می‌شد که طبقهٔ تقویت ولتاژ نمی‌توانست آن را تأمین کند و بهرهٔ حلقه‌باز افت محسوسی پیدا می‌کرد. با دارلینگتون، بهرهٔ جریان مؤثر تقریباً برابر $\beta_{eq} \approx \beta_۱\beta_۲$ می‌شود و در نتیجه بار دیده‌شده از سمت تقویت ولتاژ بسیار سبک‌تر است:

$$R_{in,\text{stage}} \approx \beta_۱\beta_۲\,(R_E + R_L)$$

همچنین در امیتر هر شاخه یک مقاومت کوچک $R_E = ۱\ \Omega$ قرار دادم. این مقاومت‌ها فیدبک محلی سری ایجاد می‌کنند و از فرار حرارتی جلوگیری می‌کنند؛ مقدار آن را عمداً کوچک انتخاب کردم تا افت ولتاژ و اتلاف توان روی آن نسبت به $R_L = ۵۰\ \Omega$ ناچیز بماند و راندمان کم نشود.

۳) روش بایاس طبقهٔ خروجی
اگر طبقهٔ خروجی را بدون بایاس (کلاس B خالص) می‌بستم، در نزدیکی صفر هیچ‌کدام از دو شاخه روشن نمی‌شد و اعوجاج عبور از صفر ایجاد می‌شد. برای رفع این مشکل، مدار را در کلاس AB بایاس کردم؛ یعنی یک جریان سکون کوچک در هر دو شاخه برقرار است تا در لحظهٔ گذر سیگنال از صفر، انتقال بین دو شاخه نرم باشد.
برای تولید این ولتاژ بایاس از ضرب‌کنندهٔ V_{BE} استفاده کردم: ترانزیستور Q5 به همراه تقسیم‌کنندهٔ مقاومتی $R_۱ = ۱۳\,\text{k}\Omega$ و $R_۲ = ۴/۳\,\text{k}\Omega$ بین بیس دارلینگتون NPN و بیس دارلینگتون PNP قرار گرفته است. ولتاژ دو سر ضرب‌کنندهٔ V_{BE} برابر است با:

$$V_{CE(Q۵)} = V_{BE(Q۵)}\left(۱ + \frac{R_۱}{R_۲}\right)$$

با جای‌گذاری مقادیر:

$$V_{bias} = ۰/۶۵\left(۱ + \frac{۱۳\,\text{k}}{۴/۳\,\text{k}}\right) \approx ۰/۶۵ \times (۱ + ۳/۰۲) \approx ۲/۶\ \text{V}$$

این مقدار تقریباً معادل $۴V_{BE}$ لازم برای روشن نگه‌داشتن هم‌زمان دو زوج دارلینگتون در آستانهٔ هدایت است و جریان سکون را در محدودهٔ چند میلی‌آمپر تنظیم می‌کند.
نکته: منبع جریان طبقهٔ تقویت ولتاژ، جریان عبوری از ضرب‌کنندهٔ V_{BE} را تأمین می‌کند؛ بنابراین ضرب‌کننده از دید سیگنال AC مانند یک منبع ولتاژ ثابت (اتصال کوتاه AC) عمل می‌کند و سیگنال بدون تضعیف از تقویت ولتاژ به بیس هر دو دارلینگتون منتقل می‌شود.

۴) ملاحظات طراحی برای اعمال فیدبک در مرحلهٔ بعد
قبل از بستن حلقهٔ فیدبک، چند نکته را در طراحی همین مرحله در نظر گرفتم تا در گام بعد به مشکل نخورم:

۱. محل نمونه‌برداری فیدبک: فیدبک باید از خروجی نهایی یعنی گرهٔ `out` (بعد از مقاومت‌های امیتر و روی بار) گرفته شود، نه از خروجی تقویت کننده ولتاژ. فقط در این حالت است که اعوجاج خود طبقهٔ خروجی (از جمله اعوجاج عبور از صفر) وارد حلقه می‌شود و توسط فیدبک تصحیح می‌گردد.

۲. نوع فیدبک: چون هدف کاهش مقاومت خروجی به کمتر از ۵۰ Ω و تثبیت بهرهٔ ولتاژ است، از فیدبک ولتاژ—موازی در خروجی و سری در ورودی (نمونه‌برداری ولتاژ، بازگشت به ورودی تفاضلی) استفاده می‌کنم که مقاومت خروجی را به اندازهٔ $(۱ + A\beta)$ کاهش و مقاومت ورودی تفاضلی را افزایش می‌دهد.

۵ اعمال فیدبک منفی سراسری

خواسته مسئله (بخش ۴)

پس از افزودن طبقه خروجی، فیدبک منفی سراسری را روی مدار کامل اعمال کنید. فیدبک باید از خروجی نهایی مدار گرفته شود و به ورودی تفاضلی بازگردد. شبکه اصلی فیدبک فقط باید شامل دو مقاومت R_f و R_g باشد و بهره حلقه‌بسته باید تقریباً برابر ۲۰ شود.

محاسبات تئوری شبکه فیدبک

فیدبک را از خروجی نهایی به ورودی معکوس‌کننده‌ی زوج تفاضلی برگرداندم، پس ساختار غیرمعکوس‌کننده است و ضریب فیدبک برابر است با:

$$\beta = \frac{R_g}{R_f + R_g} \qquad \Longrightarrow \qquad A_{v,\mathrm{CL}} = \frac{A_v}{1 + A_v\beta} \xrightarrow[A_v\beta \gg 1]{} \frac{1}{\beta} = 1 + \frac{R_f}{R_g}$$

برای رسیدن به بهره‌ی ۲۰ باید $R_f/R_g = 19$ باشد. با انتخاب:

$$R_g = 10\ \mathrm{k\Omega}, \qquad R_f = 190\ \mathrm{k\Omega}$$

$$A_{v,\mathrm{CL}} = 1 + \frac{190}{10} = 20 \quad \Rightarrow \quad 18 \le |A_{v,\mathrm{CL}}| \le 22\ \checkmark$$

بررسی بازه‌ی مجاز مقاومت‌ها:

$$10\ \mathrm{k\Omega} \le R_f = 190\ \mathrm{k\Omega} \le 200\ \mathrm{k\Omega}\ \checkmark \qquad 10\ \mathrm{k\Omega} \le R_g = 10\ \mathrm{k\Omega} \le 200\ \mathrm{k\Omega}\ \checkmark$$

دلیل اینکه مقادیر را بزرگ گرفتم این است که $R_f + R_g = 200\ \mathrm{k\Omega}$ در برابر بار $R_L = 50\ \Omega$ بار قابل‌اغماضی روی خروجی می‌گذارد؛ از طرف دیگر بزرگ‌تر کردن بیشتر، نویز و آفست ورودی را بدتر می‌کرد.

نتایج اعمال فیدبک

مقادیر نهایی:


- R_f: $190k\Omega$
- R_g: $10k\Omega$
- محل نمونه‌برداری فیدبک: خروجی تقویت‌کننده: گره out

- محل اعمال فیدبک: سر معکوس‌کننده ورودی (دیفرانسیلی): گره Vinm

بهره حلقه‌بسته در ۱ kHz :

- $|A_{v,\text{closed}}|$: ۱۹٫۵۸V/V
- $20\log|A_{v,\text{closed}}|$: ۲۵٫۸۴dB

در فرکانس داده‌شده، برای دامنه‌های مختلف (تا کمی بعد از اشباع) بهره اندازه‌گیری شده و نتایج به شرح زیر می‌باشد (داده‌ها از اسپایس استخراج شده و برای نمایش بهتر در متلب نمودار کشیده شده است).




۶ مقایسه عملکرد مدار با فیدبک و بدون فیدبک


خواسته مسئله (بخش ۵)

مدار کامل را در دو حالت با فیدبک و بدون فیدبک مقایسه کنید. در هر دو حالت طبقه خروجی باید در مدار باقی بماند. اگر در حالت بدون فیدبک مدار اشباع می‌شود، اثر این موضوع را بر تخمین بهره توضیح دهید.


مقایسه کیفی و کمی دو حالت


- پاسخ هر دو مدار به یک ورودی با دامنه پنجاه میکرو ولت و فرکانس کار







- پاسخ هر دو مدار به یک ورودی با دامنه یک میلی ولت و فرکانس کار





- پاسخ هر دو مدار به یک ورودی با دامنه پنجاه میلی ولت و فرکانس کار





مشاهده می‌کنیم که در مدار بدون فیدبک، رفتار مدار به شدت غیرخطی است و با افزایش دامنه به زودی اشباع می‌شود. در حالی که فیدبک مدار را پایدار نگه داشته است.

۷ تحلیل سوییِنگ خروجی، توان و راندمان

خواسته مسئله (بخش ۶)

بررسی کنید آیا مدار نهایی می‌تواند روی بار ۵۰Ω خروجی سینوسی با دامنه $۱۶V_{pp}$ بدون clipping شدید و اعوجاج آشکار ایجاد کند یا خیر. سپس توان تحویلی به بار، توان مصرفی کل مدار و راندمان طبقه خروجی را اندازه‌گیری کنید.

محاسبات تئوری سوییِنگ و راندمان

تغذیه ± ۱۰ V است، ولی خروجی به ریل نمی‌رسد چون هر شاخه‌ی دارلینگتون دو افت V_{BE} و کمی هدروم برای طبقه‌ی راه‌انداز می‌خواهد:

$$V_{o(\max)} \simeq V_{CC} - ۲V_{BE} - V_{CE,\text{sat}} \simeq ۱۰ - ۱/۴ - ۰/۶ \simeq ۸\ \text{V}$$

پس سوییِنگ قابل انتظار حدود $۱۶\ \text{V}_{\text{pp}}$ است. جریان اوج بار:

$$I_p = \frac{V_p}{R_L} = \frac{۸}{۵۰} = ۱۶۰\ \text{mA}$$

توان تئوری روی بار (سیگنال سینوسی):

$$P_L = \frac{V_p^۲}{۲R_L} = \frac{۸^۲}{۲ \times ۵۰} = ۰/۶۴\ \text{W}$$


توان کشیده‌شده از دو منبع در کلاس AB:

$$P_{DC} = ۲V_{CC}\,\frac{I_p}{\pi} = ۲(۱۰)\frac{۰/۱۶}{\pi} \simeq ۱/۰۲\ \text{W}$$

$$\eta = \frac{P_L}{P_{DC}} = \frac{۰/۶۴}{۱/۰۲} \simeq ۶۲/۸٪ \ > \ ۶۰٪ \ \checkmark$$

جریان بایاس آرام در برابر I_p کوچک است، پس در محاسبه‌ی راندمان از آن صرف‌نظر کردم.

نتایج شبیه‌سازی Transient و اندازه‌گیری توان



گره out، خروجی کل تقویت‌کننده و همچنین خروجی طبقه توان است. گره out_stage2 ورودی طبقه توان است.

نتایج عددی:

- دامنه ورودی موردنیاز برای $۱۶V_{pp}$: $\underline{۴۰۰mV}$
- P_{R_L} : $\underline{۷۸۰/۹۷mW}$
- P_{total} : $\underline{۱/۱۶۰W}$
- $P_{\text{out-stage}}$: $\underline{۱/۱۳۲W}$
- η_{out} : $\underline{۶۹/۰۰٪}$

$$\eta_{\text{out}} = \frac{P_{R_L}}{P_{\text{out-stage}}} \times ۱۰۰٪$$

دستورات مورد استفاده در شبیه‌سازی:

```
.meas TRAN P_R_l RMS V(out)*I(R_load)
.meas TRAN P RMS V(Vcc)*I(vcc)-V(Vee)*I(vee)
```

۸ توان مصرفی در ورودی مشخص

خواسته مسئله (بخش ۷)

برای ورودی سینوسی با دامنه $۵۰mV$ و فرکانس ۱ kHz، توان مصرفی کل مدار نهایی را اندازه‌گیری کنید و با شرط

$$P_{\text{total}} \leq ۱۹۰mW$$

مقایسه نمایید.

اندازه‌گیری توان مصرفی در شرط استاندارد

در این قسمت نتیجه‌ی اندازه‌گیری توان کل مدار در شرایط استاندارد پروژه را گزارش کنید.

پارامتر	مقدار
دامنه ورودی	$۵۰mV$
فرکانس ورودی	۱ kHz
توان مصرفی کل مدار	$۱۷۶/۴۵mW$
وضعیت قبولی	قبول

۹ اندازه‌گیری اعوجاج هارمونیکی کل THD

خواسته مسئله (بخش ۸)

مقدار THD را برای مدار نهایی فیدبک‌دار، با حضور طبقه خروجی و بار 50Ω اندازه‌گیری کنید. آزمون باید برای ورودی سینوسی با دامنه $50mV$ و فرکانس $1\,\text{kHz}$ انجام شود. سپس همین آزمون را در حضور منبع نویزی سری‌شده با مقاومت‌های تعیین‌کننده جریان منابع جریان تکرار کنید.

روش اندازه‌گیری و تحلیل نتایج

- برای رسیدن به حالت ماندگار، تحلیل زمانی را از ده میلی ثانیه تا بیست میلی ثانیه انجام دادم و با توجه به دستور four. استفاده‌شده، محاسبه تنها در پریود آخر انجام شده بنابراین مطمئن هستیم که به حالت ماندگار رسیده‌ایم.
- منابع نویزی برای شبیه‌سازی تلفات گرمایی مقاومت‌های بایاس به کار رفته‌اند بنابراین منابع نویز با این مقاومت‌ها سری شده‌اند: $R_1, R_2, R_3, R_{E2}, R_{E4}$
- نویز، جریان بایاس و در نتیجه g_m را دچار نوسان می‌کند؛ این موضوع هم توان اضافی خارج از فرکانس اصلی تولید می‌کند و هم توسط four. به‌عنوان بخشی از اعوجاج شمرده می‌شود، پس عدد THD بالا می‌رود.

دستور پیشنهادی:

```
.FOUR 1khz 100 V(out)
```

نتایج آزمون THD

شرایط آزمون	مقدار THD	وضعیت
مدار فیدبک‌دار، بدون منبع نویزی	۰/۰۰۸۹۲۴٪	باید کمتر از ۰/۰۸٪ باشد
مدار فیدبک‌دار، با منبع نویزی سری‌شده	۱/۷۰۶۰۹۰٪	باید کمتر از ۱٪ باشد

توضیح کوتاه درباره تغییر THD در حضور نویز:
نویز، جریان بایاس و در نتیجه g_m را دچار نوسان می‌کند؛ این موضوع هم توان اضافی خارج از فرکانس اصلی تولید می‌کند و هم توسط four. به‌عنوان بخشی از اعوجاج شمرده می‌شود، پس عدد THD بالا می‌رود.

۱۰ اندازه‌گیری PSRR با منبع تغذیه دندانه‌اره‌ای

خواسته مسئله (بخش ۹)

با صفر کردن ورودی مدار، اثر ریپل منبع تغذیه را بر خروجی بررسی کنید. در این آزمون باید از منابع تغذیه دندانه‌اره‌ای با ریپل $۱۰mV$ برای V_{CC} و V_{EE} استفاده شود و سپس مقدار $PSRR$ از رابطه

$$PSRR = ۲۰ \log \left(\frac{V_{\text{ripple}}}{\Delta V_{out}} \right)$$

محاسبه شود.

روش آزمون و محاسبه $PSRR$


در این بخش:


- برای انجام این اندازه‌گیری‌ها ابتدا منبع ورودی را صفر می‌کنیم.
- شکل ریپل یک موج دندان اره‌ای است با پیک‌ـپیک یک میلی ولت و مینمم ده ولت.
- برای اندازه‌گیری تغییرات خروجی، کمینه خروجی را از بیشینه ورودی کم می‌کنیم.
- در نهایت برای محاسبه $PSRR$، بیست برابر لگاریتم (مبنای ده) ده میلی ولت به روی تغییرات خروجی را محاسبه می‌کنیم.
- توجه: تمامی محاسبات به صورت پیک‌ـپیک انجام شده‌اند.


نمونه منبع پیشنهادی (توجه شود که V_{EE}از سر منفی مدار را تغذیه می‌کند):


```
Vcc Vcc 0 PWL(0 10 5m 10.01 10m 10 15m 10.01 20m 10)
Vee Vee 0 PWL(0 10 5m 10.01 10m 10 15m 10.01 20m 10)
```

نتایج آزمون $PSRR$









پارامتر	مقدار
V_{ripple}	$۱۰mV_{P-P}$
ΔV_{out}	$۵۹۰/۴۵۸۵۱nV_{P-P}$
$PSRR$	$۸۴/۵۸dB$

توضیح کوتاه درباره عملکرد مدار در برابر ریپل منبع تغذیه:
$PSRR$ معیاری برای سنجش توانایی مدار در تضعیف اثر ریپل و نوسانات منبع تغذیه بر سیگنال خروجی است و به‌صورت

$$PSRR = ۲۰ \log \left(\frac{V_{\text{ripple}}}{\Delta V_{\text{out}}} \right)$$

تعریف می‌شود. بر پایهٔ این تعریف، هرچه مقدار آن بزرگ‌تر باشد، مدار در حذف ریپل تغذیه موفق‌تر عمل کرده است. در این آزمون با اعمال ریپل دندانه‌اره‌ای با دامنهٔ $۱۰\ \text{mV}_{\text{pp}}$ روی ریل های تغذیه و با اتصال ورودی به زمین ($V_{\text{in}} = ۰$)، مقدار $PSRR \approx ۸۴/۵۸\ \text{dB}$ حاصل شد که نشان‌دهنده حذف مطلوب ریپل تغذیه در این طبقه است.

۱۱ اندازه‌گیری مقاومت ورودی تفاضلی

خواسته مسئله (بخش ۱۰)

مقاومت ورودی تفاضلی مدار نهایی را اندازه‌گیری کنید و با شرط

$$R_{in,\text{diff}} > ۱M\Omega$$


مقایسه نمایید. روش اندازه‌گیری باید به‌طور کامل توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت ورودی تفاضلی

با توجه به اینکه ورودی، گیت یک ترانزیستور ماسفت است و در فرکانس‌های کاری ما گیت یک ترانزیستور ماسفت مدار باز فرض می‌شود، به صورت تئوری مقاومت ورودی مدار بی‌نهایت لحاظ می‌شود.

نتایج شبیه‌سازی مقاومت ورودی تفاضلی

- یک منبع تست با دامنه $۱mV$ و فرکانس $۱kHz$ قرار می‌دهیم در ورودی (توجه شود که مقاومت ورودی محاسبه شده است و نه مقاومت ورودی تفاضلی. به علت وجود فیدبک، مقاومت ورودی تفاضلی عملا بی‌معنی است.)
- ولتاژ منبع تست را بر جریان گذرنده از منبع تست تقسیم می‌کنیم تا مقاومت ورودی به دست بیاید.



مقدار نهایی:

- R_{in}: $\underline{\infty}$
- وضعیت قبولی: قبول

۱۲ اندازه‌گیری مقاومت خروجی

خواسته مسئله (بخش ۱۱)

مقاومت خروجی مدار نهایی را پس از حذف بار R_L اندازه‌گیری کنید و با شرط

$$R_{out} < ۵۰\Omega$$

مقایسه نمایید. روش شبیه‌سازی و استخراج مقدار باید توضیح داده شود.

محاسبات یا روش تحلیلی مقاومت خروجی

مقاومت خروجی طبقه‌ی دارلینگتون در حالت حلقه‌باز، از دید بار، امیترفالوئر دو طبقه است:

$$R_{o,\mathrm{OL}} \simeq R_E + \frac{r_e + \dfrac{R_{\mathrm{drv}}}{\beta_۱\beta_۲}}{۱}$$

با $I_p \simeq ۱۶۰\ \mathrm{mA}$ داریم $r_e = \dfrac{V_T}{I_p} = \dfrac{۲۶\ \mathrm{mV}}{۱۶۰\ \mathrm{mA}} \simeq ۰/۱۶\ \Omega$ و با $\beta_۱\beta_۲ \simeq ۱۰۰ \times ۱۰۰ = ۱۰^۴$ و $R_{\mathrm{drv}} \simeq ۱۰\ \mathrm{k}\Omega$:

$$R_{o,\mathrm{OL}} \simeq ۱ + ۰/۱۶ + \frac{۱۰^۴}{۱۰^۴} \simeq ۲/۲\ \Omega$$

(اینجا $R_E = ۱\ \Omega$ همان مقاومت امیتر است که برای پایداری حرارتی گذاشتم.)

فیدبک ولتاژ–سری این مقدار را به اندازه‌ی $۱ + A\beta$ کوچک می‌کند. با $\beta = \dfrac{R_g}{R_f + R_g} = \dfrac{۱۰}{۲۰۰} = ۰/۰۵$ و بهره‌ی حلقه‌باز $A \simeq ۲۰۰۰$:


$$۱ + A\beta \simeq ۱ + ۲۰۰۰(۰/۰۵) = ۱۰۱$$

$$R_{o,\mathrm{CL}} = \frac{R_{o,\mathrm{OL}}}{۱ + A\beta} \simeq \frac{۲/۲}{۱۰۱} \simeq ۲۲\ \mathrm{m}\Omega$$

پس در برابر $R_L = ۵۰\ \Omega$ عملاً ناچیز است و افت ولتاژ روی خروجی کمتر از ٪۰/۱ می‌شود.

نتایج شبیه‌سازی مقاومت خروجی

- ورودی مدار را صفر کرده.
- بار خروجی را جدا کرده
- به گره خروجی یک منبع ولتاژ تست سینوسی با دامنه $۱V$ و فرکانس $۱kHz$ اعمال کرده.
- نسبت ولتاژ به جریان منبع تست را در شبیه‌ساز مشاهده می‌کنیم.



مقدار نهایی:

- R_{out}: max ۵۰۰$m\Omega$
- وضعیت قبولی: قبول

۱۳ آزمون تقویت سیگنال صوتی واقعی

خواسته مسئله (بخش ۱۲)

در این بخش باید یک فایل صوتی واقعی به ورودی مدار اعمال شود و خروجی تقویت‌شده بررسی گردد. استفاده از سیگنال سینوسی ساده به‌جای فایل صوتی واقعی قابل قبول نیست. لازم است شکل موج ورودی و خروجی قرار داده شود و نشان داده شود که خروجی دچار clipping شدید نشده است.

آماده‌سازی فایل صوتی و توضیحات لازم

فایل ورودی (input.wav) یک فایل wav بود که به کمک اسکریپت داده شده به یک فایل wav با16-bit PCM تبدیل شد (audio.wav). در نهایت هم به کمک اسکریپت زیر به یک تک‌کاناله تبدیل شد که به تقویت‌کننده داده شد (audio_mono.wav)
نرخ نمونه‌برداری 44100 Hz بود و دامنه نرمال‌سازی نشد زیرا دامنه ورودی حدود شصت میلی‌ولت بود و بنابراین در خروجی کلیپینگ رخ نداد.

```
import wave
import numpy as np
import sys
import os

INPUT_FILE = "audio.wav"
OUTPUT_FILE = "audio_mono.wav"

if not os.path.exists(INPUT_FILE):
sys.exit

try:
with wave.open(INPUT_FILE, "rb") as w:
ch = w.getnchannels()
rate = w.getframerate()
bits = w.getsampwidth()
frames = w.readframes(w.getnframes())
except wave.Error as e:
sys.exit

if ch == 1:
sys.exit(0)


if bits == 1:
dtype = np.int8
elif bits == 2:
dtype = np.int16
elif bits == 4:
dtype = np.int32
else:
sys.exit

data = np.frombuffer(frames, dtype=dtype)
data = data.reshape(-1, ch)



mono = data.mean(axis=1).astype(dtype)


with wave.open(OUTPUT_FILE, "wb") as w_out:
w_out.setnchannels(1)
w_out.setsampwidth(bits)
w_out.setframerate(rate)
w_out.writeframes(mono.tobytes())
```


نتایج آزمون صوتی

مشخصات فایل صوتی:

- نام فایل ورودی: audio_mono.wav
- نام فایل خروجی: output.wav
- fft فایل ورودی و خروجی



شکل موج ورودی



شکل موج خروجی تقویت‌شده

توضیح درباره کیفیت خروجی و وجود یا عدم وجود **clipping**:
با توجه به اینکه دامنه خروجی نهایتا $۱/۲V$ است و تقویت‌کننده طراحی‌شده $۱۶V_{p-p}$ می‌تواند سوییینگ کند، کلیپینگ رخ نداده است.

فایل‌های تحویلی این بخش:

- audio.wav
- audio_mono.wav
- output.wav

خواسته مسئله (بخش ۱۳)

هزینه نهایی مدار خود را با توجه به فایل محاسبه هزینه تعیین کنید. اگر هزینه از ۲۰۰ بیشتر شده است، مقدار جریمه را از رابطه زیر محاسبه کنید:

$$\text{Penalty} = ۲٪ \times \left\lceil \frac{\text{Cost} - ۲۰۰}{۵} \right\rceil$$

جدول تعداد قطعات و هزینه

نوع المان	تعداد	هزینه هر واحد	هزینه کل
MOSFET	۸	۳	۲۴
BJT	۵	۵	۲۵
مقاومت	۹	۱۰	۹۰
خازن	۱	۴۰	۴۰
هزینه کل			۱۷۹

نتایج:

- هزینه کل مدار: ۱۷۹ واحد
- آیا از سقف هزینه عبور کرده‌اید؟ خیر
- مقدار جریمه در صورت وجود: _____

خواسته مسئله (بخش ۱۴)

اگر شرایط امتیازی پروژه را بررسی کرده‌اید، در این بخش نتایج آن را گزارش کنید. برای دریافت امتیاز اضافه باید هر سه شرط زیر هم‌زمان برقرار باشند:

- سوییگ خروجی $۱۷V_{pp}$ بدون clipping آشکار
- راندمان بیشتر از ٪۷۰ در همان نقطه کاری
- ولتاژ DC خروجی کمتر از $۱۰۰mV$

بررسی شرایط امتیازی

پارامتر	شرط لازم	مقدار شما
سوییگ خروجی	$۱۷V_{pp}$	
راندمان	$> ۷۰٪$	
$\lvert V_{out,DC}\rvert$	$< ۱۰۰mV$	$۷/۴mV$

موارد لازم:

- دامنه ورودی متناظر با $۱۷V_{pp}$: _____
- شکل موج خروجی در این حالت: _____
- نتیجه نهایی بخش امتیازی: _____

خواسته مسئله (بخش ۱۵)

فهرست فایل‌های نهایی تحویلی پروژه را کامل کنید.

چک‌لیست فایل‌های تحویلی

- فایل شماتیک مدار کامل LTspice با پسوند asc.
- فایل audio.wav
- فایل audio_mono.wav
- فایل output.wav
- گزارش نهایی به‌صورت PDF

خواسته مسئله (بخش ۱۶)

در یک جمع‌بندی کوتاه توضیح دهید:

- مهم‌ترین چالش طراحی فاز دوم چه بود؟
- کدام بخش از میان طبقه خروجی، فیدبک، THD، $PSRR$ یا تست صوتی سخت‌تر بود؟
- اگر بعضی مشخصات به‌طور کامل برآورده نشده‌اند، علت آن چیست؟
- اگر زمان یا هزینه بیشتری داشتید چه بهبودی در مدار اعمال می‌کردید؟

نتیجه‌گیری نهایی

- مهمترین چالش طراحی فاز دوم برای من، تغییر دادن مدار فاز اول بود به گونه‌ای که در این فاز نیز بتوانم از آن بهره‌مند شوم زیرا مدار خوب و ارزانی بود.
- برای من بخش THD از همه سختتر بود زیرا در صورتی که مقدار مطلوبی نداشت (که در حضور منبع نویزی همین طور هم بود) کنترل زیادی روی آن نداشتم و برای تصحیح آن می بایست یک بخش خوبی از توپولوژی را تغییر می دادم.
- تنها مشخصه‌ای که به طور کامل برآورده نشد را در مورد قبل گفتم، مقدار THD در حضور منبع نویزی که اگر زمان و هزینه بیشتری داشتم تلاش می‌کردم تغییرات لازم برای ارضا این شرط را انجام دهم.